提出了一种利用超薄介质制作二维电子器件的新设计策略

二维半导体可以用于非常有用的应用，特别是作为低功率晶体管的沟道材料。这些材料在极端厚度下显示出高迁移率，这使得它们特别有希望在电子产品制造中取代硅。

尽管这些材料具有优势，但迄今为止，在晶体管中实现这些材料被证明是具有挑战性的。事实上，二维半导体是一种无悬挂键的性质。因此，众所周知，通过原子层沉积(ALD)在材料上沉积超薄高栅极电介质(即具有介电性能或绝缘体)是非常困难的，这通常会导致薄膜不连续。

中国南京大学的研究人员最近提出了一种新的策略来克服这一限制，最终允许在二维半导体上沉积栅极电介质。在发表于《自然电子》 (Nature Electronics)的一篇论文中，他们报道了利用分子晶体作为种子层，在二维半导体上成功制备高栅介质。

进行这项研究的研究人员之一王欣然告诉TechXplore:“我们的研究试图解决二维晶体管的高质量栅极电介质集成问题。”在最先进的硅晶体管中，有效氧化物厚度(EOT)降低到亚1纳米。目前二维材料在EOT、界面态密度(Dit)和栅漏等方面与Si存在较大差距。如果我们想认真推广二维晶体管技术，就必须克服这个差距。"

王和他的同事介绍的方法可以在石墨烯、二硫化钼(MoS2)和二硒化钨(WSe2)上产生等效氧化物厚度为1nm的电介质。与用更传统的方法生产的电介质相比，用研究人员的方法生产的电介质显示出降低的粗糙度、界面态密度和泄漏。有趣的是，它们还提供了改进的击穿场。

除了二维晶体管，我的研究团队探索的另一个方向是有机电子学。“在过去的几年里，我们开发了一种手段来精确控制二维材料的表面分子组装。对于包括PT CDA在内的很多分子，我们已经证明可以很好的控制生长，并且只有单层(~ 0.3nm)沉积均匀，界面非常干净。

王及其研究团队在前期工作中创建的界面层是目前最薄的界面层之一。在这项研究中，他们使用这一层来制造工作在60千兆赫的石墨烯射频晶体管和具有二硫化钼和二硫化钨的互补金属氧化物半导体晶体管。电源电压为0.8V，亚阈值波动为60mVdec-1。最后，他们还利用他们的技术创造了一个沟道长度为20纳米的二硫化钼晶体管，其开关比超过了107。

“我认为我们最显著的结果是，我们可以在二维材料中实现1毫米的EOT，”王说。“一般认为，与体半导体相比，二维沟道可以降低晶体管的功耗。然而，为了实现这一点，我们必须使用相同的工作电压，并且晶体管可以急剧关断(亚阈值摆幅接近60mV/dec)。这两个量很大程度上取决于栅极电介质的质量和厚度。我们的研究真正证明了二维半导体在低功耗电子产品中的潜力。

王和他的研究团队第一个成功地开发了具有1nmEOT的二维晶体管，并成功地切断了三种不同材料上的电介质。值得注意的是，由它们获得的EOT和栅极泄漏与在最先进的硅CMOS中观察到的相当，这是该研究领域向前迈出的重要一步。

王思超说：“我觉得还有很大的提升空间。例如，二维晶体管中的Dit仍然比SiCMOS高2个数量级。此外，使用更高k的氧化物有利于进一步将EOT降低到0.8nm。最后，我们开发的材料与现有CMOS工艺之间的兼容性需要研究。

　　免责声明：本文由用户上传，与本网站立场无关。财经信息仅供读者参考，并不构成投资建议。投资者据此操作，风险自担。 如有侵权请联系删除！